FPGA读写SDRAM。里面有详细的注释，供初学者参考，Verilog 语言
FPGA读写SDRAM。里面有详细的注释，供初学者参考，Verilog 语言
verilog 128位 突发4. sdr fpga控制器
verilog HDL语言，SDRAM驱动程序，基于FPGA，例子程序
verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件
这里考虑将SDRAM控制器结合目前项目开展来做相应的模块，而不做SDRAM通用控制器，这样也是考虑了FPGA的器件资源而采取的措施。同时编写的逻辑简单，没有多余的逻辑资源有利于提高控制器的速度，满足最后的设计要求。
FPGA的SDRAM FPGA的SDRAMFPGA的SDRAM
QUARTUS 13.1 SDRAM EXAMPLE
用verilog语言编程实现的SDRAM模块，可用于配置在FPGA中
de2 sdram verilog
FPGA对SDRAM的控制操作源码,用VERILOG硬件描述语言编写,包含的文件一共有:hostcont.v,inc.h,pinouts.ucf,sdram.v,top.v,tst_inc.h
FPGA控制SDRAM的工程，是用Verilog写的，很好用
这个工程主要使用FPGA来对SRAM简单快速的操作，使用的是IS62LV256-70U芯片，文件中含有该芯片的datasheet
DDR2_SDRAM操作时序，介绍的很详细，不错
SDRAM的VerilogHDL程序，FPGA控制执行。
xilinx spartan2 fpgaddr2控制代码，使用verilog编写，可综合
ARM 通过 FSMC 总线向 FPGA 发送数据，由于总线的速度和 VGA 的显示速度与 SDRAM 的读写速度不匹配，所以在数据进入 SDRAM 前和数据输出 SDRAM 后需要分别添加 FIFO 模块和 RAM 模块做缓存，数据经过 SDRAM 缓存后...
基于fpga与verilog语言的的sdram读写
SDRAM控制器 带仿真模型文件 仿真通过
通过循环读写DDR3内存，了解其工作原理和DDR3控制器的写法，由于DDR3控制复杂，控制器的编写难度高，这里笔者介绍XILINX的MIG控制器情况下应用，是后续音频、视频等需要用到SDRAM实验的基础。
内附doc是DDR SDRAM 参考设计文档；model包含SDRAM Verilog的模型；simulation包含verilog测试平台、modelsim工程文、设计库函数；source包含verilog源文件；synthesis包含工程的综合文件 。
使用verilog HDL写的sdram(SDR)的控制器源代码，具有很好的可移植性，试验的例子已经通过QuartusII 9.0编译通过，可以运行在cycloneII上
sdram控制
SDRAM驱动器，自己项目利用的，已经经过实际验证
SDRAM implemented using VHDL
ROM 控制，verilog 语言描述的，可直接编译，希望对大家有用
DDR SDRAM控制器verilog代码及中文说明文档
verilogHDL语言编写，简单的FPGA写sdram程序，初学者必备。
基于FPGA的SDRAM控制器设计及应用硕士论文
DDR SDRAM控制器verilog代码及中文说明文档
IC设计FPGA设计at24c16_sdram_sram VERILOG仿真模型源码文件，均是项目设计用到的测试激励模型，包括EEPROM-at24c16仿真模型，sdram,SRAM仿真模型，可以做为你的设计参考。